can總線畢業論文開題報告

本文是一篇開題報告，開題報告的內容一般包括：題目、理論依據(畢業論文選題的目的與意義、國內外研究現狀)、研究方案(研究目標、研究內容、研究方法、研究過程、擬解決的關鍵問題及創新點)、條件分析(儀器設備、協作單位及分工、人員配置)、課題負責人、起止時間、報告提綱等。（以上內容來自百度百科）今天為大家推薦一篇開題報告，供大家參考。

 

一、課題研究背景與意義

 

數字信號處理器（digital signal processor, dsp）是一種適用于實時快速地處理數字信號的微處理器。隨著集成電路技術和信息技術的飛速發展，現代dsp芯片應用范圍越來越廣，功能也越來越強大，芯片復雜度也急劇增加。將眾多外設器件集成在一個系統內已經成為一種趨勢，它不僅可以縮減成本，減少系統面積，使系統更為輕巧、方便，而且也可以提高系統內數據的交換速率，提高芯片性能。在工業控制領域，計算機系統需要高速地對加工指令做出反應，使機床工作在亞微米級的線性移動精度，高速處理并計算電機的移動量。

dsp的數據吞吐能力高達數十mips,同時其周期短至幾十納秒，所以dsp芯片應用于工業控制方面就顯得得心應手。此時急需尋找一種安全可靠的數據傳輸協議，實時快速地傳輸這些指令與數據。這時，在現場總線的應用上，can總線憑借其優越的特點逐漸崛起，成為了應用最廣泛的現場總線之一，二者結合成為必然。

控制器局域網絡（controller area network, can）模塊作為dsp芯片的一個重要集成外設，是用于can總線實時通信的總線控制器，為dsp在工業控制領域開拓了一方天地。

can總線是一種實時的異步串行通信網絡，其支持多主機通信，也就是說一條總線上可以掛多個主機進行通信。can總線具有許多優越的特點，包括：傳輸速率快，傳播距離遠，總線利用率高，抗干擾性強等。

因此，將can總線控制器嵌入到數字信號處理器芯片中，把高運算速度的dsp內核和can總線技術相結合，能夠提高數據傳輸的可靠性，增強dsp的系統功能，是一種很有價值的通信系統構成方案。

 

二、發展與現狀

 

在dsp出現之前，數字信號處理只能依靠微處理器來完成，但是微處理器的運算速度無法滿足繁雜信息的實時高速的運算要求。到了上世紀70年代，基于數字信號處理的理論基礎，出現了一些由分立元件搭建的dsp系統，但僅限于軍事和國防領域。到了80年代，隨著大規模集成電路技術和半導體技術的發展，第一代dsp芯片tms32010誕生，其具有獨立的硬件乘法器，速度相比于微處理器快了幾十倍，并且在語音合成，編碼譯碼中得到了廣泛應用。經過了多年的發展，dsp芯片不斷更新換代，現在的dsp屬于第5代產品，相比于前幾代dsp芯片，其性能和系統集成度大大提高。高速運算的dsp內核與豐富的片內外設被集成在一塊dsp芯片上，使其迅速在各個領域大顯身手，并逐漸滲透到人們的日常生活之中。如今dsp已經成為通信，計算機，消費類電子，工業控制等領域的基礎器件。

can總線幾乎和第一代dsp芯片同時誕生，但是在相當一段時間里，二者發展相互獨立。

can總線最初出現在上世紀80年代末的汽車工業里，intel公司，奔馳公司和德國柏林工業大學參與研發，主要用于給汽車環境中的大量儀器儀表和控制裝置進行通信。經過多年的修改和完善，如今can總線協議發展到can2.0版本，成為了iso國際標準化的串行通信協議。對于can總線控制器芯片的研究也在不斷的發展，1987年，intel公司研發了首枚can控制器芯片82526,這是can協議的第一個硬件實現。隨后飛利浦半導體業研發了其can控制器芯片82c200.

現在對can總線芯片的研究已經不再局限于單一芯片的研發，而是把所有的功能都集成在一塊芯片上實現一個完整的ecu的功能。國外的一些集成電路制造廠商（如intel,nxp,siemens,ti等）紛紛推出can總線接口芯片和微處理器芯片，并且正在逐步形成各自的系列產品。應用比較廣泛的有nxp公司的lpc2000系列的arm微控制器，ti公司的c2000系列的dsp芯片等。can總線控制器和dsp芯片的結合也是順應市場的趨勢。

ti公司的c2000系列dsp就是主要用于工業控制領域的產品。其can控制器為dsp提供了完整的can2.0b協議，減少了通信時cpu的開銷，為dsp數據傳輸提供了可靠的保障。

二者的結合，很快為ti公司贏得了可觀的收益，據報道，ti公司僅一款c28系列的dsp芯片，一年就能在中國大陸市場銷售幾十億人民幣。

當前，我國dsp技術主要偏向于應用領域，國內能夠自主設計dsp芯片的公司寥寥無幾，即便如此，設計出的dsp芯片也大多面向低端市場，缺乏核心競爭力。

如今，進入工業4.0時代，設計一款國產內嵌can總線控制器的dsp芯片顯得意義重大。

 

三、課題介紹

 

本課題來源于實習公司的一款應用于工業控制領域的dsp芯片adp16項目，其中can總線控制器是該dsp芯片的重要集成外設。

adp16是一款16位定點低功耗的dsp芯片，配置了豐富的片內外設和片內存儲器，其最高頻率可達100 mhz.

adp16 dsp芯片采用的是哈佛總線結構，核內使用6組總線，可以同時訪問數據空間和程序空間。

adp16支持100多條指令和多種尋址方式，包括立即數尋址、直接尋址和間接尋址，指令運行采用四級流水線的方式，包括取址、譯碼、取操作數和執行。它的外設總線被映射到數據存儲空間，通過一個系統接口模塊和數據總線連接，所以，能夠操作數據存儲空間的指令一般也能夠操作外設寄存器。

adp16dsp的外設包括事件管理器（ev），模數轉換器（adc），看門狗定時器（wd），還有三個用于dsp與外部進行通信的外設：串行外設接口（spi），串行通訊接口（sci）和can總線控制器。本文主要針對adp16 dsp的can總線控制器進行研究和設計。

對于一款應用于工業控制領域的dsp芯片而言，can總線控制器發揮著舉足輕重的作用。相對于dsp中的其他通信外設：spi和sci,can總線控制器也有其獨特的優勢。三者同為串行通信接口，sci采用異步的一對一的全雙工通信，spi采用同步一對多的全雙工通信，can是異步的多對多的通信方式，并且不需要從機地址，數據傳播速度快，傳輸更加安全穩定。本設計中的can總線控制器是一個16位的dsp外設模塊，根據功能需求分析，具有以下特性：完全支持can2.0b協議；可編程中斷配置；可編程總線喚醒功能；可配置通信波特率，最大的通信波特率可以達到1 mpbs;自動回復遠程請求；提供6個郵箱用來存儲發送和接收的數據；發現錯誤或者失去總線仲裁時能夠自動重新發送；能運行在自測試模式。

 

四、提綱

 

第1章 緒論

1.1課題研究背景與意義

1.2發展與現狀

1.3課題介紹

1.4研究內容

1.5論文結構

第2章can總線協議研究

2.1 can總線的基本概念

2.2 can的分層結構

2.3 can總線的幀格式與類型

2.3.1數據幀

2.3.2遠程幀

2.3.3錯誤幀

2.3.4過載幀

2.3.5幀間空間

2.3.6位仲裁

2.4 can總線位定時和同步機制

2.4.1位定時

2.4.2同步機制

2.5 can總線錯誤處理

2.5.1錯誤類型

2.5.2錯誤處理

2.6本章小結

第3章dsp中can總線控制器的設計與仿真

3.1 can控制器的整體設計

3.1.1 dsp內嵌can控制器的結構

3.1.2 dsp內嵌can控制器的結構

3.2 can控制器的整體設計

3.2.1 can寄存器功能定義

3.2.2寄存器讀寫設計與仿真

3.3 can控制器的郵箱接口電路設計

3.3.1郵箱ram接口電路

3.3.2郵箱ram接口電路

3.4位時序邏輯模塊設計

3.4.1位配置寄存器（bcrn）

3.4.2位定時狀態機設計與仿真

3.4.3發送點和采樣點

3.4.4同步機制設計

3.5位比特流處理器模塊設計

3.5.1主控制狀態機

3.5.2數據接收狀態機

3.5.3數據發送

3.5.4位填充模塊

3.5.5循環冗余校驗模塊

3.5.6錯誤管理模塊

3.6接收濾波模塊設計

3.7 can外設中斷設計

3.8本章小結

第4章dsp中can控制器的系統級驗證

4.1 dsp系統驗證平臺搭建

4.2 can測試程序設計

4.3 dsp中can控制器的系統仿真

4.4本章小結

第5章dsp中can控制器的后端設計

5.1 can控制器的邏輯綜合

5.1.1邏輯綜合概述

5.1.2邏輯綜合過程

5.2 can控制器靜態時序分析

5.2.1靜態時序分析概述

5.2.2靜態時序分析

5.3 dsp的布局布線

5.4本章小結

第6章 總結

參考文獻

致謝

 

五、研究內容

 

本文圍繞adp16 dsp的can總線控制器展開了具體的研究和設計，實現了滿足設計規格的can總線控制器，并且在180 nm工藝上完成了系統設計。本課題主要從以下幾個方面展開工作：

 

1.模塊的設計與仿真

對dsp的can總線控制器外設的整體結構按功能模塊進行劃分，明確各個模塊的輸入輸出連接方式，利用verilog hdl硬件描述語言進行行為級的模塊描述，并創建相應的測試激勵，分模塊進行功能仿真驗證。

 

2.系統仿真與驗證

完成模塊級的設計和仿真后，就需要將can總線控制器搭載于adp16 dsp系統中，搭建系統級仿真驗證平臺，在dsp片內存儲器中讀入c語言或匯編語言編寫的can外設應用程序進行dsp系統級的功能驗證。

 

3.后端設計與實現

運用邏輯綜合工具，建立電路的時序約束，編寫綜合腳本，生成綜合后的門級網表，并運用相關eda工具進行時序分析和網表的形式驗證，然后按照數字后端設計流程，進行靜態時序分析，布局布線等完成系統設計。

 

六、論文結構

 

下面將本設計分為六個部分進行介紹，各章節內容安排如下：

第1章簡單介紹了課題的研究背景，說明了can總線控制器作為dsp外設的重要意義，分析了can總線控制器模塊的具體功能。然后介紹了論文的主要工作和文章結構。

第2章分析了can2.0b總線協議的基本內容，為后續研究和設計提供理論基礎。

第3章說明了adp16 dsp中can總線控制器的設計思路。首先確定了can控制器的整體結構，再采用自頂向下的方式分模塊進行設計，并通過仿真驗證。

第4章講述了can總線控制器在adp16 dsp系統中的驗證方法。

第5章介紹了數字后端的設計流程，重點介紹了dsp中can控制器的邏輯綜合，靜態時序分析和布局布線的工具和方法。

最后對本論文進行了總結，對設計進行了評估，指出了設計的不足和后續的工作。

 

七、進度安排

 

20xx年11月01日-11月07日 論文選題、

20xx年11月08日-11月20日 初步收集畢業論文相關材料，填寫《任務書》

20xx年11月26日-11月30日 進一步熟悉畢業論文資料，撰寫開題報告

20xx年12月10日-12月19日 確定并上交開題報告    

20xx年01月04日-02月15日 完成畢業論文初稿，上交指導老師

20xx年02月16日-02月20日 完成論文修改工作

20xx年02月21日-03月20日 定稿、打印、裝訂

20xx年03月21日-04月10日 論文答辯

 

八、參考文獻

   

[1]李璐，張宏川，張愛玲。基于dsp的can總線通信的設計與實現[j].電氣技術，2011,（05）：13-16.

[2]耿方新。can總線控制器的研究與設計[d].北京交通大學，2010.

[3]吳濤。基于can總線的工業測控通信系統的研究[d].江西師范大學，2011.

[4]dobrescu r, ionescu g, popescu d. a new process control strategy based on fieldbus[j]. ifacproceedings volumes, 2001, 34（8）： 211-216.

[5]sinha a, sarkar m, acharyya s. a novel reconfigurable architecture of a dsp processor forefficient mapping of dsp functions using field programmable dsp arrays[j]. acm sigarchcomputer architecture news, 2013, 41（2）： 1-8.

[6]mooney o, mahdi a e, grout i a. programmable asic-based analogue-dsp interface forreal-time data collection[j]. ifac proceedings volumes, 2003, 36（1）： 177-182.